RTE-V850E2/MN4-EB 基本仕様 CPU V850E2/MN4 プライマリバスメモリ SRAM 16bitバス時 32bitバス時 2MByte 4MByte （ジャンパ切り替え） セカンダリバスメモリ SRAM 16bitバス時 32bitバス時 2MByte 4MByte （ジャンパ切り替え） SDRAM 16bitバス時 32bitバス時 32MByte 64MByte （ジャンパ切り替え） セカンダリバス周辺 PLD 汎用DIPSW、汎用LED、DMA要求、 オーディオCODEC制御、RS232C補助信号、 CAN補助信号、SDカード制御信号 LCDC LCDコントローラをバスで接続 LCDパネル用コネクタを装備 バックライト用インバータ制御、輝度調整 インバータエラー表示 CPUポート USB2.0 Host V850E2/MN4 USB2.0 Host I/F（A端子コネクタ） USB2.0 Function V850E2/MN4 USB2.0 Function I/F（B端子コネクタ） UART1,2 V850E2/MN4 UART1F、UART3F I/Fに接続 CAN1,2 V850E2/MN4 CAN0、CAN1 I/Fに接続 CSI 1Kbit EEPROMをCSI4に接続 SDカード SD I/FをCSI0に接続 Ether V850E2/MN4 Ether 10/100MbpsをP5、P6ポートへ接続 PHY交換用ボード搭載コネクタを装備 ADC V850E2/MN4 ANIに接続 PLDポート CODEC オーディオ用CODECを装備 PLDポートからシリアル制御 プライマリバス周辺 プライマリバス拡張 プライマリバス拡張コネクタ 供給電源 ACアダプタ電源 又は、端子台 +5V xxA 端子台 +12V xxA 生成電源 +3.3V 最大電流値 6A +1.8V 最大電流値 1A +1.2V 最大電流値 1A MISC コネクタ オンチップデバッガ用コネクタ MiniCUBE用コネクタ フラッシュプログラム用コネクタ PLDプログラム用コネクタ V850E2/MN4 CPUクロック選択 テストピン スイッチ モード設定DIPSW 共有端子信号切断DIPSW プライマリバスSRAMベースアドレス選択用DIPSW 汎用DIPSW（PLDポート） CAN伝送ライン終端DIPSW CANウェイク用SW NMI用プッシュSW INTP5用プッシュSW リセット用トグルSW LED 汎用LED（PLDポート） LANステータスLED（SPEED100、LINK、ACTIVITY、FULLDUPLEX） USB電源供給インジケータ バックライト用インバータ基板エラー表示 +5V電源入力インジケータ +12V電源入力インジケータ VR バックライト輝度調整用