RTE-1000-TP概要 | 株式会社マイダス・ラボ

　Real Time Evaluator-1000-TPは、Renesasエレクトロニクス製のDCU（JTAG/N-Wire）を搭載したプロセッサ用のインサーキットエミュレータです。プロセッサ内部のデバッグ制御回路に外部からインターフェースすることで、プロセッサ・オンボードで透過性の高い安定したエミュレーション機能を提供します。
　デバッガにはGHS社のMULTIと自社製のPARTNER/Winがあり、PC98、DOS/V機等のPC、及びEWSがホストとして使用できます。
　RTE-1000-TPは、複数のCPUに対応しています。ご使用にあたっては、プロセッサに依存したキット（KIT-xxxx-TP）が別途必要です。

特　徴


●	プロセッサ・オンボード・エミュレーション機能
	・	プロセッサを実装した状態でエミュレーションします。その結果、実チップでの安定した動作が可能です。
	・	実行制御はJTAG経由で行いますので、メモリや割り込み等のユーザ資源を制限しません。
●	エミュレーションメモリ機能
	・	ROMエミュレーション方式により、最大32MByteまでのROMをエミュレーションできます（標準8MByte）。
	・	アクセスタイムは、バーストアクセス時35nSに対応し、通常アクセスにおいても40nSと高速です。
	・	1.8Vまでの低電圧ROMに対応します。
	・	32pin，40pin，42pinのROMと拡張16bit標準コネクタに対応したプローブが用意されています。
●	リアルタイムトレース機能搭載
	・	キャッシュ内の命令実行も、分岐履歴に基づき逆アセンブル表示が可能です。
●	高速なダウンロード性能
	・	ROMエミュレーション領域は、約2MB/Sec。それ以外の、JTAGでアクセスする領域においても、約500KB/Secの高速ダウンロードが可能です。（KIT-V831/2-TPの場合の一例です。値は測定条件によって異なります。）
●	豊富なインターフェース
	・	ホストとの通信は、専用のPCMCIAカード、PCバス用ホストカード、LAN-Box等、各種用意されています。
●	小型、軽量、安価です。
	・	1人1台の環境構築が容易に実現できます。また、ノートパソコンと組み合わせてフィールドでの使用が可能です。

ハードウェア構成

GHS-MULTI，PARTNER/Win	：	本機用の高級言語デバッガ
KIT-xxxx-TP	：	プロセッサ依存制御ソフト
PC	：	Windows95/98/NTに対応したPC
PC98用I/Fカード	：	PC98-Cバスに対応したカード
PC-AT用I/Fカード	：	PC-AT互換機のISAバスまたは、PCIバスに対応したカード
PC-Card I/F	：	Type2カード（PCMCIA Ver2.1/JEIDA Ver4.2以上）
LAN-Box	：	イーサネット（10base-T IF）経由ボックス
ホストI/Fケーブル	：	ホストカードと本機を接続するケーブル
ACアダプタ	：	専用の電源
RTE-1000-TP	：	本体
N-Wireケーブル	：	デバッグ対象のユーザシステムとの接続ケーブル
ROMプローブ	：	ROMをエミュレーションする為のプローブ

設置例

ハードウェア仕様

＜エミュレーション部＞

対象デバイス
			*NB85E，V831/2，VR5432，VR4122^1**
エミュレーション機能
	CPU動作周波数		対象プロセッサに依存（KIT-xxxx-TP参照）
	インターフェース		JTAG/N-Wire
	JTAG-CLK^*2		100K - 25MHz
ブレーク機能
	H/Wブレークポイント（実行アドレス）		対象プロセッサに依存（KIT-xxxx-TP参照）
	S/Wブレークポイント		100
	アクセスイベントによるブレーク設定		対象プロセッサに依存（KIT-xxxx-TP参照）
	ステップブレーク		可
	マニュアルブレーク		可
	外部信号によるブレーク^*2		対象プロセッサに依存（KIT-xxxx-TP参照）
トレース機能
	トレースデータバス幅		4bit
	トレースメモリ容量		128K-word
	トレースクロック周波数^*2		77MHz（max）
	トレースディレイサイクル数		0 - 1FFFFh
	タイムタグ（時間計測）^*2		100nS - 30h
	実行アドレスによるトリガ設定		対象プロセッサに依存（KIT-xxxx-TP参照）
	データアクセスによるトリガ設定^*2		対象プロセッサに依存（KIT-xxxx-TP参照）
	外部信号の取り込みとトリガ設定		可
	実行アドレスによる開始・終了設定		対象プロセッサに依存（KIT-xxxx-TP参照）
	データトレース条件		対象プロセッサに依存（KIT-xxxx-TP参照）
	逆アセンブルトレース表示		可
ROMエミュレーション機能
	メモリ容量^*2		8M - 32MByte
	アクセスタイム^*2		40nS（バーストサイクル：35nS）^*3
	動作電圧^*2		1.8V - 5V^*3
	電気的条件^*2		LV-TTL，5Vトレラント^*4
	エミュレーション可能なROM数
		DIP-32pin-ROM（8bit-ROM）	4（max）
		DIP-40/42pin-ROM（16bit-ROM）	2（max）
		拡張16bit-標準ROMコネクタ	2（max）
	エミュレーション可能なROMの容量（bit）
		DIP-32pin-ROM（8bit-bus）	1M，2M，4M，8M（27C010/020/040/080）
		DIP-40pin-ROM（16bit-bus）	1M，2M，4M（27C1024/2048/4096）
		DIP-42pin-ROM（16bit-bus）	8M，16M（27C8000/16000）
		拡張16bit-標準ROM（16bit-bus）^*2	1M，2M，4M，8M，16M，32M，64M，128M，256M
	バス幅指定（bit）		8/16/32
端子マスク機能
			対象プロセッサに依存（KIT-xxxx-TP参照）

*1	：	一部、開発中の製品を含みます。RTE-1000-TPは、RTE-100-TP、RTE-200-TPの両方のKITに対応しています。今後も順次、新しいプロセッサに対応していきますが、将来のプロセッサ全てが対象になることを保証するものでは有りません。
*2	：	RTE-100/200-TPから、機能拡張された項目です。
*3,4	：	拡張16bit標準ROMケーブル：CBL-STD16-32M + DIP40/42アダプタを使用した場合の値です。
*4	：	1.8V時の電気的な条件は、別途お問い合わせ下さい。

＜ホスト＆IF部＞

項　目	内　　　　　容
対象ホストマシン	PC-98シリーズ DOS/V機
デバッガ	GreenHills MULTI（Windows95/98/NT/2000）自社製 PARTNER/Win（Windows95/98/NT/2000）
インターフェース	PCカード Type2（PCMCIA Ver2.1/JEIDA Ver4.2以上） PC98（Cバス），PCAT（ISA&PCIバス），LAN-Box
電源	ACアダプタ：RTE-PS03（in：100V　out：+5V，3.5A）

インターフェース仕様

　ユーザシステム上の、制御の為のコネクタの標準的な仕様を以下に示します。本体の種類や対象プロセッサにより多少異なりますので、実際にコネクタを用意する場合は、それぞれのキットの資料を必ず参照下さい。

＜ピン配置表＞

Pin番号	信号名	入出力（User Side）	標準的な処理（User Side）
A1	TRCCLK	Output	22-33Ωシリーズ抵抗、品種依存あり
A2	TRCDATA0	Output	22-33Ωシリーズ抵抗、品種依存あり
A3	TRCDATA1	Output	22-33Ωシリーズ抵抗、品種依存あり
A4	TRCDATA2	Output	22-33Ωシリーズ抵抗、品種依存あり
A5	TRCDATA3	Output	22-33Ωシリーズ抵抗、品種依存あり
A6	TRCEND	Output	22-33Ωシリーズ抵抗、品種依存あり
A7	DDI	Input	10KΩプルアップ
A8	DCK	Input	10KΩプルアップ又は、プルダウン
A9	DMS	Input	10KΩプルアップ又は、プルダウン
A10	DDO	Output	22-33Ωシリーズ抵抗
A11	DRST-	Input	10KΩプルダウン、品種依存あり
A12	Reserve	-----	（品種依存）
A13	Reserve	-----	（品種依存）

Pin番号	信号名	入出力（User Side）	処理（User Side）
B1 - B10	GND	-----	GNDに接続
B11	Reserve	-----	（品種依存）
B12	Reserve	-----	（品種依存）
B13	VDD	-----	CPUの外部バス用電源に接続

＜コネクタの型番＞

メーカー	：	KEL
型　　番	：	8830E-026-170S（ストレート） 8830E-026-170L（ライト・アングル） 8831E-026-170L（ライト・アングル、固定金具つき）

＜配線長＞

1.	CPUからコネクタまでの配線は、極力短くなるようにしてください（100mm以下を推奨します）。
2.	CPUからの出力信号は、CPUのI/Oと同一電源を供給した高速CMOSバッファを介し、コネクタへ接続することを推奨します。

＜基盤レイアウト図＞

基板上のコネクタの物理的なレイアウトを以下に示します。

▲up