KIT-MIPS32/4Kc-TP詳細 | 株式会社マイダス・ラボ

KIT-MIPS32/4Kc-TP SPECIFICATION

<Hardware Specification>

エミュレーション部

対象デバイス
			MIPS32/4Kc
使用するRTE-TPの形式
			RTE-1000-TP	RTE-2000-TP
JTAG-IFケーブル
			標準ケーブル	RTE-NEC/MICTOR38
エミュレーション機能
	動作周波数		100KHz ～^*1
	インターフェース		JTAG/N-Wire（EJTAG）
	動作電圧		1.8V - 5V^*2
	JTAG CLK		100KHz - 25MHz
ブレーク機能
	実行アドレスイベントによるブレーク		4
	アクセスイベントによるブレーク設定		2
	S/Wブレークポイント		100
	ステップブレーク		可
	マニュアルブレーク		可
トレース機能
			無し
*ROMエミュレーション機能^4**
	ブロック内マップ機能（USER/EMEM）		無し	64K-word単位
	RAMとして使用		不可	可
	メモリ容量		8M - 32MByte	8M - 128MByte
	アクセスタイム、（）内はバーストサイクル時		40nS（35nS）^*3	35nS（30nS）^*3
	動作電圧		1.8V - 5V^*2
	電気的条件		LV-TTL，5Vトレラント^*3
	エミュレーション可能なROM数
		DIP-32pin-ROM（8bit-ROM）	4（max）
		DIP-40/42pin-ROM（16bit-ROM）	2（max）
		拡張16bit-標準ROMコネクタ	2（max）
	エミュレーション可能なROM容量（bit）
		DIP-32pin-ROM（8bit-bus）	1M，2M，4M，8M（27C010/020/040/080）
		DIP-40pin-ROM（16bit-bus）	1M，2M，4M（27C1024/2048/4096）
		DIP-42pin-ROM（16bit-bus）	8M，16M（27C8000/16000）
		拡張16bit-標準ROM（16bit-bus）	1M，2M，4M，8M，16M，32M，64M，128M，256M
	バス幅指定（bit）		8/16/32	8/16/32/64
端子マスク機能
			NMI，INT

*1	：	100KHz以下で使用する場合は、別途ご相談ください。
*2	：	2.3V以下で使用する場合、各ケーブルのDC特性にご注意ください。電気的に整合しない場合があります。
*2,3	：	RTE-1000-TP+CBL-STD16-32M、RTE-2000-TP+CBL-STD16-2Kを使用した場合の値です。
*4	：	RTE-2000-TPでは、E-MEM基板を最大4枚まで実装でき、その時の最大容量は128MByteです。 32bit幅では2枚、64bit幅では4枚必要です。8bitバス幅のROMでは、ROM1個に1枚必要です。

<Interface Specification>

ピン配置表

Pin番号	信号名	入出力（User Side）	処理（User Side）
A1	NC.	-----	Open
A2	NC.	-----	Open
A3	NC.	-----	Open
A4	NC.	-----	Open
A5	NC.	-----	Open
A6	NC.	-----	Open
A7	TDI	Input	1KΩプルアップ
A8	TCK	Input	1KΩプルアップ
A9	TMS	Input	1KΩプルアップ
A10	TDO	Output	22 - 33Ωシリーズ抵抗（推奨）
A11	TRST-	Input	1KΩプルダウン
A12	DINT	Input	1KΩプルアップ（ICEでは未使用）
A13	RES-	Input	1KΩプルアップ

Pin番号	信号名	入出力（User Side）	処理（User Side）
B1 - B10	GND	-----	GNDに接続
B11	NC.	-----	Open
B12	NC.	-----	Open
B13	+3.3V	-----	+3.3Vに接続

＊	このコネクタはMIPS社の推奨するEJTAGのコネクタとは物理形状が異なりますので、EJTAGのコネクタを実装した基板でご使用になる場合は、別途「変換基板」が必要です。

コネクタの型番

メーカー	：	KEL
型　　番	：	8830E-026-170S（ストレート） 8830E-026-170L（ライト・アングル） 8831E-026-170L（ライト・アングル、固定金具つき）

配線

1.	CPUからコネクタまでの配線は、極力短くなるようにしてください（100mm以下を推奨します）。
2.	CPUからの出力信号は、CPUのIOと同一電源を供給した高速CMOSバッファを介しコネクタへ接続することを推奨します。

基盤レイアウト図

基板上のコネクタの物理的なレイアウトを以下に示します。

基盤レイアウト図


		コネクタや配線に関する事柄は、RTE-xxxx-TPのマニュアルをご参照ください。