KIT-V850E/Ix4-TP（-H） SPECIFICATION


<Hardware Specification>

エミュレーション部
対象デバイス
V850E/IH4（H），V850E/IG4（H），...
使用するRTE-TPの形式
RTE-2000-TP RTE-2000H-TP
JTAG-IFケーブル （ ）内はオプション
RTE-NEC/MICTOR38-2K PB-JTAG-N-A36（72/144）
エミュレーション機能
CPU動作周波数 100KHz 〜 CPUの最大動作周波数まで*1
インターフェース JTAG/N-Wire
内部フラッシュ 自動書き込み機能
JTAG CLK 100KHz - 25MHz
動作電圧 1.8V - 3.3V（5Vトレラント）*2 1.2V - 3.3V（5Vトレラント）
イベント機能
イベント数
実行アドレスの設定 8
データアクセスの設定 6
アドレス指定
データ指定
ステータス指定
シーケンシャル器段数
パスカウンタ		 Mask指定可
Mask指定可
Mask指定可
4
12bit
ブレーク機能
H/Wブレークポイント
命令／アクセス系ブレークポイント 2
アドレス指定
データ指定
ステータス指定		 Mask指定可
Mask指定可
Mask指定可
S/Wブレークポイント 100（内蔵フラッシュROM領域は4ポイントまで）
イベントによるブレーク設定 可
ステップブレーク 可
マニュアルブレーク 可
トレース機能
トレースデータバス 4bit
トレース容量 （ ）内はオプション 4bit × 256K-word 4bit × 1M（2M/4M）-word
トリガ設定
実行アドレスによるトリガ設定 可
データアクセスによるトリガ設定 可
イベントによるトリガ設定 可
外部入力によるトリガ設定 可
開始、停止指定（サブスイッチ） 可
トレースディレイ （ ）内はオプション 0 - 3FFFF 0 - FFFFF（1FFFFF/3FFFFF）
トレースクロック （ ）内はオプション max 133MHz max 333MHz
（B仕様：400MHz）
タイムタグ 100nS - 30h
逆アセンブルトレース表示機能 有
完全トレースモード指定機能
（no real time）		 有
外部ROMエミュレーション機能*4
ブロック内マップ機能（USER/EMEM） 64K-word
RAMとして使用 可
メモリ容量 8M - 128MByte
アクセスタイム （ ）内はバーストサイクル時 35nS（30nS）*3
動作電圧 1.8V - 5.0V*2
電気的条件 LV-TTL，5Vトレラント*3
エミュレーション可能なROM数
DIP-32pin-ROM（8bit-ROM） 4（max）
DIP-40/42pin-ROM（16bit-ROM） 4（max）
拡張16bit-標準ROMコネクタ 4（max）
エミュレーション可能なROM容量（bit）
DIP-32pin-ROM（8bit-bus） 1M，2M，4M，8M（27C010/020/040/080）
DIP-40pin-ROM（16bit-bus） 1M，2M，4M（27C1024/2048/4096）
DIP-42pin-ROM（16bit-bus） 8M，16M（27C8000/16000）
拡張16bit-標準ROM（16bit-bus） 1M，2M，4M，8M，16M，32M，64M，128M，256M（32MByte）
バス幅指定（bit） 8/16/32
端子マスク機能
NMI，WAIT-，RESET-
実行時間計測機能 （ ）内はJTAGCLK=25MHz時の値
分解能（nS） t = JTAGCLK周期の2倍（80nSec）
最大計測時間（nS） t * 231（約171Sec）

*1 ： 100KHz以下でご使用の場合は、別途ご相談ください。
*2 ： 2.3V以下で使用する場合、各ケーブルのDC特性にご注意ください。電気的に整合しない場合があります。
*2,3 ： RTE-2000（H）-TP+CBL-STD16-2Kを使用した場合の値です。
*4 ： RTE-2000（H）-TPでは、E-MEM基板を最大4枚まで実装でき、その時の最大容量は128MByteです。
32bit幅では2枚、64bit幅では4枚必要です。8bitバス幅のROMでは、ROM1個に1枚必要です。
* ： 高速ダウンロード機能をご使用になるには、オプションのPB-HSDL-xxが必要です。本KITでの対応状況は別途ご確認ください。



<Interface Specification>

接続信号一覧（MICTORコネクタ）
Pin番号 接続信号名 入出力（User Side） 処理（User Side）
1 GND -----

GNDに接続
3 DCK Input

4.7K - 10KΩプルアップまたはプルダウン
5 DMS Input

4.7K - 10KΩプルアップまたはプルダウン
7 DDI Input

4.7K - 10KΩプルアップまたはプルダウン
9 DDO Output

22 - 33Ωシリーズ抵抗（推奨）
11 Reserved -----

4.7K - 50KΩプルダウン
13 Reserved -----

4.7K - 50KΩプルダウン
15 Reserved -----

4.7K - 50KΩプルダウン
17 TRCCLK Output

22 - 33Ωシリーズ抵抗（推奨）
19 TRCEND Output

22 - 33Ωシリーズ抵抗（推奨）
21 TRCDATA0 Output

22 - 33Ωシリーズ抵抗（推奨）
23 TRCDATA1 Output

22 - 33Ωシリーズ抵抗（推奨）
25 TRCDATA2 Output

22 - 33Ωシリーズ抵抗（推奨）
27 TRCDATA3 Output

22 - 33Ωシリーズ抵抗（推奨）
29 TRCDATA4 Output

0 - 50KΩプルダウン
31 TRCDATA5 Output

0 - 50KΩプルダウン
33 TRCDATA6 Output

0 - 50KΩプルダウン
35 TRCDATA7 Output

0 - 50KΩプルダウン
37 GND -----

GNDに接続

Pin番号 接続信号名 入出力（User Side） 処理（User Side）
2 GND -----

GNDに接続
4 VDDIO -----

CPUのIO系電源に接続（電源監視用）
6 DRST- Input

4.7K - 50KΩプルダウン
8 RESET- Input

1K - 4.7KΩプルアップ、CPUのリセットへ*1
10 FLMDO Input

4.7K - 50KΩプルダウン、CPUのFLMDOへ*2
12 Reserved Input

Open
14 Reserved Output

Open
16 Reserved Output

Open
18 Reserved Output

Open
20 TRCCE Input

4.7K - 50KΩプルダウン
22 TRCDATA8 Output

0 - 50KΩプルダウン
24 TRCDATA9 Output

0 - 50KΩプルダウン
26 TRCDATA10 Output

0 - 50KΩプルダウン
28 TRCDATA11 Output

0 - 50KΩプルダウン
30 TRCDATA12 Output

0 - 50KΩプルダウン
32 TRCDATA13 Output

0 - 50KΩプルダウン
34 TRCDATA14 Output

0 - 50KΩプルダウン
36 TRCDATA15 Output

0 - 50KΩプルダウン
38 GND -----

GNDに接続

* ： プルアップ抵抗を接続する電位は、CPUのVDDIO（3.3V〜5.0V）です。
*1 ： RESET-：オプションです。この信号をボードのリセットに接続しておくことで、ICEからの操作でボードをリセットすることが出来ます。使用しない場合は未接続で構いません。OC. で出力されます。
*2 ： FLMDO：VDDIOが5Vの場合、FLMDOはボード上で5Vにレベル変換してからCPUに接続してください。ICEが出力する信号のハイレベルは3.3VのCMOSレベルです。直接接続した場合、CPUのFLMDO端子のスペックを満たしません。



▲up
閉じる
Copyright